(19) 🖃

(11) Publication number.

Generated Document.

# . 01163849 A

#### PATENT ABSTRACTS OF JAPAN

(21) Application number: 62323360

(51) Intl. Cl.: G06F 12/00 G11C 7/00

(22) Application date: 21.12.87

(30) Priority:

(43) Date of application publication:

(84) Designated contracting states:

(71) Applicant: HITACHI MICRO COMPUT ENG LTD

(72) Inventor: NAKAGAWA TAKAAKI

(74) Representative:


## (54) SEMICONDUCTOR INTEGRATED CIRCUIT


(57) Abstract:

PURPOSE: To curtail a special interface circuit as an external circuit by making an interface means built-in which generates an internal access timing while carrying out the interface between an internal part and a microprocessor according to control information.

CONSTITUTION: The control information corresponding to the types of a processor to be interfaced or the linking condition of the processor are set beforehand to a mask ROM 24. An interface means 20 directly linked to the microprocessor exchanges the information between the processor and a SRAM part 2 to be an internal data storing means, and generates the access timing based on the control information. Consequently, an external special access timing generating circuit is unnecessary to be provided, and further, when address information corresponding to a chip selecting condition is included in the control information, an external address decoder is unnecessary to be formed. Thus, the external circuit necessary for the interface between the processor can be curtailed.

COPYRIGHT: (C) 1989, JPO& Japio





Our Comment: The Examiner seems to think as follows. The mask ROM 24 corresponds to the register in present Claim 1. Access timing signals, which are generated based on the contents of the ROM 24, involve naturally time delay. It is explained that an EEPROM may be used in place of the mask ROM 24.

(19) X

(11) Publication number.
Generated Document.

01163849 A

#### PATENT ABSTRACTS OF JAPAN

(21) Application number: 62323360

(51) Intl. Cl.: G06F 12/00 G11C 7/00

(22) Application date: 21.12.87

(30) Priority:

(43) Date of application publication:

(84) Designated contracting states:

(71) Applicant: HITACHI MICRO COMPUT ENG LTD

(72) Inventor: NAKAGAWA TAKAAKI

(74) Representative:


## (54) SEMICONDUCTOR INTEGRATED CIRCUIT


#### (57) Abstract:

PURPOSE: To curtail a special interface circuit as an external circuit by making an interface means built—in which generates an internal access timing while carrying out the interface between an internal part and a microprocessor according to control information.

CONSTITUTION: The control information corresponding to the types of a processor to be interfaced or the linking condition of the processor are set beforehand to a mask ROM 24. An interface means 20 directly linked to the microprocessor exchanges the information between the processor and a SRAM part 2 to be an internal data storing means, and generates the access timing based on the control information. Consequently, an external special access timing generating circuit is unnecessary to be provided, and further, when address information corresponding to a chip selecting condition is included in the control information, an external address decoder is unnecessary to be formed. Thus, the external circuit necessary for the interface between the processor can be curtailed.

COPYRIGHT: (C) 1989, JPO& Japio





Our Comment: The Examiner seems to think as follows. The mask ROM 24 corresponds to the register in present Claim 1. Access timing signals, which are generated based on the contents of the ROM 24, involve naturally time delay. It is explained that an EEPROM may be used in place of the mask ROM 24.

⑩ 日本国特許庁(JP)

⑩特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

平1-163849

@Int\_Cl\_4

識別記号

庁内整理番号

匈公開 平成1年(1989)6月28日

G 06 F 12/00 G 11 C 7/00 7/00 3 0 3 3 1 3

P-8841-5B 7341-5B

審査請求 未請求 発明の数 1 (全8頁)

**劉発明の名称** 半導体集積回路

> 頤 昭62-323360 の特

頭 昭62(1987)12月21日 **22**HH

砂発 明 者 中川 孝

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内 東京都小平市上水本町1479番地

願 人 日立マイクロコンピュ മ്പ

ータエンジニアリング

株式会社

弁理士 玉村 静世 個代 理 人

明和香

1. 発明の名称

半这体集積回路

- 2. 特許請求の範囲
  - 1.プロセッサの制御に基づいてアクセスされる データ格納手段を内蔵する半導体集積回路にお いて、プロセッサと直接インタフェースを行う インタフェース手段が上記データ格納手段と同 一半導体基板に形成され、このインタフェース 手段は、プロセッサとの間でインタフェースさ れる情報を特定するための制御情報を保持する 制御記憶手段を備え、この制御記憶手段に設定 されている制御情報に基づいて外部のプロセッ サと内部のデータ格納手段との間で情報のやり とりを行うと共にデータ格納手段のためのアク セスタイミングを生成するようにされて成るも のであることを特徴とする半導体集積回路。
  - 2. 上記インタフェース手段は、プロセッサに直 接結合される入出力手段と、この入出力手段を 介してプロセッサから供給される情報に基づい

て内部アクセスタイミングを生成するアクセス タイミング生成手段と、上記制御記憶手段から 出力される制御情報を受けて、入出力手段によ る信号の扱り分け制御を行うと共に、アクセス タイミング生成手段によるタイミング生成論型 を制御する制御手段とを含んで成るものである ことを特徴とする特許請求の範囲第1項記載の 半導体集積回路。

- 3. 上記制御記憶手段は、マスクROMによって 根成されるものであることを特徴とする特許額 求の範囲第1項又は第2項記載の半導体災積回
- 4. 上記データ格納手段は、半導体配憶装置であ ることを特徴とする特許請求の範囲第1項乃至 第3項の何れか1項に記載の記載の半導体集積 回路。
- 3. 発明の詳細な説明

〔 産業上の利用分野〕

本売明は、プロセッサの制御に基づいてアクセ スされるデータ格納手段を内蔵する半導体災租回 路さらには当該データ格納手段とプロセッサとの インタフェース技術に関し、例えばプロセッサと 半導体記憶装置との直接インタフェースに利用し て有効な技術に関するものである。

#### 〔從來技術〕

 なければならない。

また、半導体記憶装置を含むシステムにおいて プロセッサが管理するアドレス空間には通常複数 の半導体記憶装置やレジスタさらには入出力回路 などがマッピングされるため、プロセッサによる アクセス対象デバイスを選択するためのアドレス デコーダが必要とされる。

なお、半導体記憶装配とプロセッサとのインタフェースについて記載された文献の例としては1987年4月CQ出版社発行の「トランジスタ技術」P382乃至P389がある。

#### [発明が解決しようとする問題点]

しかしながら、半導体記憶装置などをプロセッサとインタフェースする場合に、アクセイタイミング発生回路やアドレスデコーダが外部回路として必要になると、システム上TTLなどによって形成されるそのようなインタフェース回路の増大や次鉄効率の低下を引き起こすという問題点があった。

本発明の目的は、プロセッサとのインタフェースに必要とされる外部回路を削減することができる半導体 集積 回路を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述及び部付図面から明らかになるであろう。

#### (問題点を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

 うと共にデータ格納手段のためのアクセスタイミ ングを生成するようにされて成るものである。

#### (作用)

#### (实施例)

第1回は本発明の一実施例であるメモリLSI のブロック回である。

第1回に示されたメモリLSIは公知の半導体

集積回路製造技術によって1つの半導体基板1に 形成され、特に制限されないが、図示しないプロ セッサによってアクセスされるデータ格納手段と してSRAM(スタティック・ランダム・アクセ ス・メモリ)部2を備える。このメモリLSIに おいて、SRAM部2以外の機能プロックは図示 しないプロセッサと直接インタフェースを行うイ ンタフェース手段20を構成する。

上記SRAM部2は、スタティック型メモリセルを複数関マトリクス配置して成るメモリセルアレイ3を有する。図示しないメモリセルは、各列毎に夫々のデータ入出力端子がピット線対4に結合され、各行毎に夫々の選択端子がワード線5に結合されている。

上記ワード級5の選択はローアドレスデコーダ6が行う。このローアドレスデコーダ6は、ローアドレスパッファ及びローアドレスラッチ7から 供給されるアドレス信号を解説してそれに対応する所定1本のワード級を選択レベルに駆動する。

上記各ピット線対4は、カラムスイッチ回路8

を介して共通データ以対 9 に共通接続される。このカラムスイッチ 同路 8 には所定のビット線対を選択的に共通データ線対 9 に導通にするための図示しないスイッチ溝子が含まれ、これらスイッチ 案子は、カラムアドレスデコーダ 1 0 から出力 される 1 0 にはカラムアドレスデコーダ 1 0 にはカラムアドレス アドレスラッチ 1 1 からアドレスの 8 が (4 拾 される。

上記共通データ線対9はデータ入出カバッファ 及びセンスアンプを含むデータ入出カ回路12に 結合される。

SRAM部2全体の内部タイミング制御は内部タイミングジェネレータ13が行う。この内部タイミングジェネレータ13は、制御信号としてチップ・セレクト信号CS、ライト・イネーブル信号WE、アウトプット・ネーブル信号CSはそのローレベルによりSRAM部2のチップ選択状態を指示する。ライト・イネーブル信号WEはそのロ

ーレベルによりメモリ・ライト<u>動作</u>を指示する。 アウトプット・イネーブル信号 O E はそのローレ ベルによりメモリ・リード動作を指示する。

SRAM部2は、上記チップ・セレクト信号C Sのアサート期間がアクセスサイクルとされ、内 節タイミングジェネレータ13はチップ・セレク ト信号CSがアサートされると、その内部制御手 順に従って各部の動作制御を行う。即ち、アドレ ス信号がローアドレスバッファ及びローアドレス ラッチ7とカラムドレスパッファ及びカラムアド レスラッチ11に取り込まれると共に、取り込ま れたアドレス信号をローアドレスデコーダ6及び カラムアドレスデコーダ10がデコードして、入 カアドレス信号に対応するメモリセルが共通デー タ線対9に導通にされ、メモリ・リード/メモリ・ ライト動作指示に従って、メモリセルデータがデ ータ入出力回路12から出力され、又はデータ入 出力回路12から供給されたデータが上記アドレ シングされたメモリセルに存き込まれる。

上記インタフェース手段20は、図示しないプ

ロセッサとSRAM部2との間で各種情報のやりとりを行うと共にSRAM部2のためのアクセスタイミング信号として上記チップ・セレクト信号CS、ライト・イネーブル信号WE、及びアウトブット・イネーブル信号OEを形成する。

御記憶手段としてのマスクROM(リード・オンリ・メモリ)部24と、このマスクROM部24 に設定されている制御情報に基づいて上記入出力インタフェース回路21、アドレス比較回路22、及びアクセスタイミング発生回路23の動作を制御するインタフェースコントローラ25によって構成される。

上記マスクROM部24には本実施例のメモリ LSIをアクセス制御するプロセッサに応じた制御情報が組み込まれる。

ッサとのインタフェースをも考慮し、何一外部以

子EXTPから供給されるアドレス信号ADRと

データDATAとをマルチプレクスして内部に取

り込むための図示しないマルチプレクサを内蔵す

この制御情報は、特に対していいが、XTPの制御情報は、特に対して、XTPののでは、XT信息ののでは、XT信息ののでは、XT信息ののでは、XT信息ののでは、XT信息ののでは、XTでのでは、XTでのでは、XTでのでは、XTでのでは、XTでのでは、XTでのでは、XTでのでは、XTでのでは、XTでのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにのでは、XTにの対し、XTにの対し、XTにの対し、XTにの対し、XTにの対し、XTに対し、X

上記制御情報が組み込まれるマスクROM部24は、本実施例のメモリLSIに電源が供給されると、これに呼応して各種制御情報をインタフェースコントローラ25はこの制御情報に基づいて入出力インタフェース回路21、アドレス比較回路22、及びアクセスタイミング発生回路23を夫

々制御する。

例えば、メモリLSIに納合される図示しない プロセッサが、メモリアクセス制御信号としてア ドレス・ストローブ信号AS、データ・ストロー ブ信号DS、及びリード・ライト信号R/Wを出 力すると共に、アドレス信号ADRの出力とデー タDATAの入出力を同一端子を利用して順次時 分別で行うものとされる場合、制御情報に基づい ていインタフェースコントローラ25の制御を受 ける入出力インタフェース回路21は、関示しな いプロセッサから供給されるアドレス・ストロー ブ信号AS、データ・ストローブ信号DS、及び リード・ライト信号R/Wをアクセスタイミング 発生回路 2.3 に供給する。更に、図示しないプロ セッサから供給されるアドレス信号ADRをアド レス・ストローブ信号ASのアサートタイミング に同期して所定期間アドレス比較回路22、ロー アドレスパッファ及びローアドレスラッチ7、及 びカラムアドレスバッファ及びカラムアドレスラ ッチ11に供給すると共に、データ・ストローブ 信号DSのアサートタイミングに同期した所定期間、図示しないプロセッサから供給されるデータDATAをデータ入出力回路12に、又はデータ入出力回路12から出力されるデータDATAを図示しないプロセッサに供給可能に制御して、アドレス信号ADRとデータDATAのマルチプレクスインタフェース制御を行う。

このときアドレス比較回路 2 2 には、マスクR O M 部 2 4 に組み込まれているアドレス情報がインタフェースコントローラ 2 5 を介して供給されていて、このアドレス情報に一致する所定ビット数のアドレス情報を含むアドレス信号 A D R が入出力インタフェース回路 2 1 から供給される場合、対モリしSIのアクセス動作が選択される場合には、選択信号SELがローレベルにアサートされる。

なお、上記アドレス・ストローブ信号ASは、 特に制限されないが、図示しないプロセッサの出 カするアドレス信号ADRが確定されるタイミン グに同期してアサートされ、そのアサート期間は 1 メモリサイクルに応じた間間とされる。上記データ・ストローブ信号DSは、特に句限されないが、プロセッサがデータDATAを取り込み可能な期間及びプロセッサが出力するデータDATAが確定される期間にアサートされる。上記リード・ライト信号R/Wはそのハイレベルにより図示しないプロセッサのリード動作を指示し、そのローレベルによりライト動作を指示する。

信号WEがローレベルにアサートされる。このと きリード・ライト信号R/Wがハイレベルにされ ている場合にはアウトブット・イネーブル信号 O E がローレベルにアサートされる。

次に上記制御情報がマスクROM郎24に組み込まれて成るメモリLSIのシステム動作を説明する。

例えば図示しないプロセッサがメモリLSIを メモリ・ライト・アクセスする場合を第2図を中 心に説明する。

信号ADRのうち所定の複数ピットはアドレス比較回路 2 2 に供給され、これが上記インタフェースコントローラ 2 5 を介してマスクROM部 2 4 の側物情報に基づいて初期設定されているアドレス情報に一致することが検出されると、選択信号SELがアサートされてアクセスタイミング発生同路 2 3 に供給される。

 み制御してラッチさせる。アドレス信号がラッチされると、ローアドレスデコーダ 6 及びカラムアドレスデコーダ 1 0 による選択動作に従って当該アドレス信号に呼応するメモリセルが共通データ線対 9 に導通にされる。

をそのとき既にアドレシングされているメモリセルに存き込み制御する。

当数メモリ・ライト・アクセス動作は、アドレス・ストローブ信号ASのネゲート。さらにはこれに同期するチップ・セレクト信号CSのネゲートに基づいて終了される。

上記実施例によれば以下の作用効果を得るものである。

(1) 外部と直接インタフェースを行う入出力イ ンタフェース回路21は、複数仭の外部輸子EX TPを備えると共に、メモリLSIの内部に結合 される複数個の内部嫡子INTPを有し、個々の 外部端子EXTPと内部端子INTPとの接続個 様はマスクROM部24に組み込まれる上記制御 **悄報に従ったインタフェースコントローラ25の** 制御によって決定される。この制御情報には図示 しないプロセッサに結合される外部端子EXTP 及びその端子を介してインタフェースされる信号 の種類さらには当該信号固有のタイミング情報に 広ずるような情報が含まれている。したがって、 メモリLSIに結合すべきマイクロプロセッサに 応じた制御情報をマスクROM部に組み込んでお くことにより、メモリLSIをアクセスするため にプロセッサから出力される制御信号の数や種類。 さらにはプロセッサにおけるアドレス借号やデー タの入出力方式に拘らず所望のプロセッサを直接

メモリLSIに結合してインタフェースを探ることができる。

(2) 阿一外部端子ERTPから供給されるアドレス信号ADR及びデータDATAをマルチプレクスして内部に取り込むためのマルチプレクサを入出力インタフェース回路21に組み込んでおいて、アドレス信号ADRとデータDATAとのマルチプレクスインタフェース制御を可能に構成すると、アドレス信号ADRとデータDATAとを分離するための外部回路が不要とされる。

(3) マスクROM部24に組み込まれる制御情報には、プロセッサが管理することになるアドレス空間のうちメモリLSIに割り当てられてこれを指定するためのアドレス情報が含まれ、このアドレス情報とプロセッサから供給されるアドレス信号を形成するアドレス比較回路22を内蔵することにより、プロセッサによるアクセス対象メモリLSIを選択するためのアドレスデコーダをメモリLSIの外部に設ける必要がなくなる。

(4) SRAM部2のためのアクセス制御信号即ちチップ・セレクト信号CS、ライト・イネーブル信号WE、及びアウトブット・イネーブル信号 WE、及びアウトブット・イネーブル 発生回路 23を内蔵し、プロセッサから供給される制御信号を形成するための論域はマスクROM部24に組み込まれる制御情報に含まれていることにより、そのようグを上回路を外部回路として特別に設ける必要はない。

(5) 上記各作用効果より、各種構成のプロセッサと直接インタフェースすることができ、プロセッサとのインタフェースに必要とされる外部回路を削減することができる。これにより、TTL回路などで構成されるような外部インタフェース回路が削減される分だけシステムの小型化を図ることができると共に、システムの組み立て工程における各種デバイスの実装効率をも向上させることができる。

ス端子は外部端子に結合せずにパッド状態に留めておくことができる。EEPROMにする場合にはアクセス用外部端子が必要とされる。さらに勧御情報の内容は上記実施例に限定されない。

入出力インタフェース回路はアドレス信号とデータとをマルチブレクスインタフェース可能な構成に限定されず、そのためのマルチブレクサを有しない構成にすることができる。

上記交施例ではSRAM部2を備えたメモリしSIについて説明したが、これをダイナミックRAMやROMの構成に変更することができる。例えばダイナミックRAM部を内蔵するメモリしSIとする場合には、上記実施例のアクセスタイミング発生回路23は所謂ダイナミックRAMコントローラもしくはその優能を有する類似の回路構成に変更される。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリLSIに適用した場合について説明したが、本発明はそれに限定されるものではなく、プロセッ

以上本発明者によってなされた発明を実施例に 悲づいて具体的に説明したが本発明はそれに限定 されずその要旨を逸劇しない範囲において種々変 更することができる。

例えば、上記実施例では制御情報に基づいて入出力インタフェース回路 2 1 やアクセスタイミング発生回路 2 3 を制御するインタフェースコントローラ 2 5 に含まれるような制御論理を傾々の入出力インタフェース回路 2 1 やアクセスタイミング発生回路 2 3 などに含めてもよい。

初御情報が組み込まれる制御記憶手段はマスクROMに限定されず、固定ROMとする場合にはヒューズ外断形式のROMでもよく、また、存き換え可能なEPROM(イレーザブル・アンド・プログラマブルROM)やEEPROM(エレクトリカリ・イレーザブル・アンド・プログラマブルROM)にしてもよい。EPROMにする場合、制御情報の客を込みをチップもしくはペレット状態で行うならば、当該EPROMのためのアクセ

サによってアクセスされる制御レジスタやデータレジスタを有する入出力回路やダイレクト・メモリ・アクセス・コントローラなどの各種周辺LSIにも適用することができる。本発明は少なくともプロセッサとインタフェースされてアクセスされるデータ格納手段を有する条件のものに適用することができる。

#### (雰明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば下記 の通りである。

すなわち、インタフェースされるべきプロセッサと結合する状態なを含みていた。 での観点を組込可能な制御記憶手段を含み、サークのインタフェースを行いながら内部アクセンスを行いながら内部アクセスを行いながら内部アクセスを行っていながら内部アクをインクの生成を行うインタフェースは後的にプロセッサをインタフェースすることができるという効果が ある.


#### 4. 図面の簡単な説明

第1回は本発明の一実施例であるメモリLS1 のブロック図、

第2回はメモリLSIのライト・アクセス動作 を説明するためのタイムチャートである。

1 … 半導体基板、2 … S R A M 部、3 … メモリセルアレイ、1 3 … 内部タイミングジェネレータ、C S … チップ・セレクト信号、W E … ライト・イルのト 信号、2 0 … インタフェース手段、2 1 … 入の時代のでは、1 m ののでは、1 m の

第2図



代理人 #理士 五 村 静 世紀

第 1 図

